In viitorul apropiat Intel va renunta la magistrala FSB si va integra controller-ul de memorie in CPU. Primul astfel de procesor, din lumea server, va fi Tigerton, un Xeon quad core. Pentru acesta IBM pregateste chipset-ul X4.
Acest chipset poate fi reunit in grupuri de pana la 8 placi de baza, pentru un total de 32 procesoare, sau 128 core-uri. Fiecare chipset poate controla 16 module de memorie, cu o capacitate de maxim 4 GB per modul. Pe partea de retea X4 va beneficia de doua port-uri Gigabit si unul de 10 Gigabits.